Abstract
本提案は、eegflowを実験プロトタイプから再現可能な研究基盤へ引き上げるための 技術的拡張案を、計測品質・同期・アーティファクト除去・BIDS準拠の4軸で整理する。
1. 計測QA：ハードウェア品質の可視化
- インピーダンス/CMRRの自動監視: 電極インピーダンスのミスマッチを定量化し、 CMRR劣化を早期警告する。
- ノイズフロア測定: 入力短絡またはファントムヘッドを用いた定期的な基準測定を実装する。
- VR干渉チェック: HMD由来のノイズ帯域を検出し、設定プロファイル化する。
2. 同期・ジッタ・ドリフト補正
- CLETキャリブレーション: フォトダイオードによりEnd-to-End遅延を測定し、 解析時に補正する。
- ジッタ評価: 平均遅延だけでなく分散（ジッタ）を計測・ログ化する。
- クロックドリフト補正: LSL time_correction を用いた線形補正を標準化する。
3. モーションアーティファクト除去
- ASR統合: VR計測のキャリブレーションフェーズを義務化し、ASRパラメータを可視化する。
- ICLabel連携: ICA成分の自動分類で除去の再現性を高める。
- センサーフュージョン: HMDのIMUや視線データを参照信号として適応フィルタリングする。
4. ドメイン特化パイプライン
- VR酔い解析: 低周波指標・スペクトル重心の推移を可視化する。
- SSVEP: CCA/TRCAなど多変量手法を標準化し、短時間窓での識別精度を向上させる。
5. BIDS / Motion-BIDS 準拠
- BIDS-EEG: メタデータの強制記録（アンプ設定・電極配置・参照方式）。
- Motion-BIDS: VR座標系と神経データの整合を保証する座標系記述を導入する。
6. 実装への影響
- eegflow/01_preprocess.py: QA指標とASR/ICLabelの統合を追加。
- データ出力: BIDS-EEGおよびMotion-BIDS対応のメタデータ生成。
- 同期ツール: CLET/LSL補正の標準化とログ出力。